500.43057X00

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Applicants: H. MATSUSHIGE, et al

Serial No.: 10/649,687

Filing Date: August 28, 2003

STORAGE UNIT AND CIRCUIT FOR SHAPING COMMUNICATION

SIGNAL

LETTER CLAIMING RIGHT OF PRIORITY

Commissioner for Patents P.O. Box 1450

December 3, 2003

Alexandria, VA 22313-1450

Sir:

Under the provisions of 35 USC 119 and 37 CFR 1.55, applicants hereby claim the right of priority based on:

> Japanese Application No. 2003-145121 Filed: May 22, 2003

A Certified copy of said application document is attached hereto.

Respectfully submitted,

Carl I. Brundidge

Registration No. 29,621

ANTONELLI, TERRY, STOUT & KRAUS, LLP

CIB/jdc **Enclosures** 703/312-6600



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2003年 5月22日

出 願 番 号 Application Number:

特願2003-145121

[ST. 10/C]:

Applicant(s):

[J P 2 0 0 3 - 1 4 5 1 2 1]

出 願 人

株式会社日立製作所

2003年 8月26日

特許庁長官 Commissioner, Japan Patent Office





【書類名】

特許願

【整理番号】

HI030218

【提出日】

平成15年 5月22日

【あて先】

特許庁長官殿

【国際特許分類】

G06F 3/06

【発明者】

【住所又は居所】

神奈川県小田原市中里322番2号 株式会社日立製作

所RAIDシステム事業部内

【氏名】

松重 博実

【発明者】

【住所又は居所】

神奈川県小田原市中里322番2号 株式会社日立製作

所RAIDシステム事業部内

【氏名】

鈴木 弘志

【発明者】

【住所又は居所】

神奈川県足柄上郡中井町境781番地 日立コンピュー

タ機器株式会社内

【氏名】

小川 正人

【発明者】

【住所又は居所】

神奈川県横浜市戸塚区吉田町292番地 株式会社日立

アドバンストデジタル内

【氏名】

横山 智一

【発明者】

【住所又は居所】

神奈川県小田原市中里322番2号 株式会社日立製作

所RAIDシステム事業部内

【氏名】

榊原 康弘

【特許出願人】

【識別番号】

000005108

【氏名又は名称】 株式会社日立製作所

【代理人】

【識別番号】 110000176

【氏名又は名称】 一色国際特許業務法人

【代表者】 一色 健輔

【手数料の表示】

【予納台帳番号】 211868

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 ストレージ装置、及び通信信号の整形回路

【特許請求の範囲】

【請求項1】 データ入出力要求を受信するチャネル制御部と、

データを記憶するためのキャッシュメモリと、

前記データ入出力要求に応じて、データの入出力処理を行うディスク制御部と

データを記憶するための複数のディスクドライブと

を備え、

少なくとも2以上の前記ディスクドライブがそれぞれ異なる通信速度で前記ディスク制御部とデータ入出力を行うストレージ装置。

【請求項2】 前記ストレージ装置は、

少なくとも一つ以上の前記ディスクドライブをファイバチャネル規格のFC-ALによって定められるループを構成するように接続するための複数の通信路を有し、

前記通信速度は、前記通信路毎に異なることを特徴とする請求項1に記載のストレージ装置。

【請求項3】 データを記憶するためのディスクドライブと、

前記ディスクドライブと通信を行うことにより、前記ディスクドライブに対する前記データの入出力を行うディスク制御部と、

前記通信のために授受されるパルス信号を用いてクロック信号を生成する生成 部と、

前記パルス信号の周波数を識別する識別部と、

前記パルス信号の周波数に応じた分周比で前記クロック信号を分周する分周部 と、

前記分周された前記クロック信号に前記パルス信号を同期させる同期部と を備えることを特徴とするストレージ装置。

【請求項4】 前記識別部は、

蓄える電荷の量に応じた電圧を出力する蓄電部と、

前記蓄電部に蓄えられる前記電荷の量をある変化率で変化させる電荷変化部と

前記パルス信号の信号レベルが切り替わる毎にある時間だけ前記変化を妨げる 電荷変化抑制部と、

前記蓄電部から出力される前記電圧が判定条件を満たしたか否かに応じた信号 を出力する信号出力部と、

前記蓄電部に蓄えられる前記電荷の量を変化させ始めてからの経過時間を計測する時間計測部と、

前記電荷の量を変化させ始めてから、前記蓄電部の前記電圧が前記判定条件を満たしたことを示す前記信号が出力されるまでの前記経過時間により、前記周波数を識別する周波数識別部と

を備えることを特徴とする請求項3に記載のストレージ装置。

【請求項5】 前記電荷変化部は、

前記蓄電部を充電する充電部を備え、

前記電荷変化抑制部は、

前記パルス信号に対してある時間だけ位相をずらしたパルス偏差信号を生成するパルス偏差信号生成部と、

前記パルス信号と前記パルス偏差信号との間に電位差が生じる間だけ前記蓄電 部から放電する放電部と

を備えることを特徴とする請求項4に記載のストレージ装置。

【請求項6】 データを記憶するためのディスクドライブと、

前記ディスクドライブと通信を行うことにより、前記ディスクドライブに対する前記データの入出力を行うディスク制御部と、

前記通信のために授受されるパルス信号を用いてクロック信号を生成する生成 部と、

前記パルス信号を前記クロック信号の周期で読み取った場合に、前記パルス信号が前記通信の規格を満たすかどうかを判定する通信規格判定部と、

前記判定の結果に応じて前記クロック信号を分周する分周部と、

前記分周された前記クロック信号に前記パルス信号を同期させる同期部と

を備えることを特徴とするストレージ装置。

【請求項7】 前記通信は、前記ディスク制御部と少なくとも一つ以上の前記ディスクドライブとをファイバチャネル規格のFC-ALによって定められるループを構成するように接続するための通信路を介して行われることを特徴とする請求項3乃至請求項6に記載のストレージ装置。

【請求項8】 通信のために授受されるパルス信号を用いてクロック信号を 生成する生成部と、

前記パルス信号の周波数を識別する識別部と、

前記パルス信号の周波数に応じた分周比で前記クロック信号を分周する分周部と、

前記分周された前記クロック信号に前記パルス信号を同期させる同期部とを備えることを特徴とする通信信号の整形回路。

【請求項9】 前記識別部は、

蓄える電荷の量に応じた電圧を出力する蓄電部と、

前記蓄電部に蓄えられる前記電荷の量をある変化率で変化させる電荷変化部と

前記パルス信号の信号レベルが切り替わる毎にある時間だけ前記変化を妨げる 電荷変化抑制部と、

前記蓄電部から出力される前記電圧が判定条件を満たしたか否かに応じた信号 を出力する信号出力部と、

前記蓄電部に蓄えられる前記電荷の量を変化させ始めてからの経過時間を計測する時間計測部と、

前記電荷の量を変化させ始めてから、前記蓄電部の前記電圧が前記判定条件を満たしたことを示す前記信号が出力されるまでの前記経過時間により、前記周波数を識別する周波数識別部と

を備えることを特徴とする請求項8に記載の通信信号の整形回路。

【請求項10】 前記電荷変化部は、

前記蓄電部を充電する充電部を備え、

前記電荷変化抑制部は、

前記パルス信号に対してある時間だけ位相をずらしたパルス偏差信号を生成するパルス偏差信号生成部と、

前記パルス信号と前記パルス偏差信号との間に電位差が生じる間だけ前記蓄電 部から放電する放電部と

を備えることを特徴とする請求項9に記載の通信信号の整形回路。

【請求項11】 通信のために授受されるパルス信号を用いてクロック信号を生成する生成部と、

前記パルス信号を前記クロック信号の周期で読み取った場合に、前記パルス信号が前記通信の規格を満たすかどうかを判定する通信規格判定部と、

前記判定の結果に応じて前記クロック信号を分周する分周部と、

前記分周された前記クロック信号に前記パルス信号を同期させる同期部と を備えることを特徴とする通信信号の整形回路。

【発明の詳細な説明】

 $[0\ 0\ 0\ 1]$

【発明の属する技術分野】

本発明は、ストレージ装置、及び通信信号の整形回路に関する。

 $[0\ 0\ 0\ 2\]$

【従来の技術】

近年の情報技術の進歩に伴い、ストレージ装置が備えるディスクドライブに対するデータ入出力のための通信速度が高速化している。例えばファイバチャネル規格に対応したデータ入出力においては、1 Gbps (Giga bit per second) の通信に加え、2 Gbpsの通信が実用化されている。また現在4 Gbpsの通信の実用化に向け、開発が進められている。

このように市場には通信速度の異なるディスクドライブが出回っている。

[0003]

【特許文献1】

特開2000-187938号公報

 $[0\ 0\ 0\ 4\]$

【発明が解決しようとする課題】

ところで、例えば稼働中のストレージ装置に新たにディスクドライブを増設する場合のように、通信速度の異なるディスクドライブを同じストレージ装置内で 稼働させたいことがある。

しかしながら従来のストレージ装置は、異なる通信速度でデータの入出力が行われるディスクドライブを混在させる仕組みを備えていないため、同一のストレージ装置内で異なる通信速度で動作するディスクドライブを混在させて使用したいというユーザニーズに対応することができなかった。

本発明は上記課題を鑑みてなされたものであり、ストレージ装置、及び通信信号の整形回路を提供することを主たる目的とする。

[0005]

【課題を解決するための手段】

上記課題を解決するために、本発明に係るストレージ装置は、データ入出力要求を受信するチャネル制御部と、データを記憶するためのキャッシュメモリと、前記データ入出力要求に応じて、データの入出力処理を行うディスク制御部と、データを記憶するための複数のディスクドライブとを備え、少なくとも2以上の前記ディスクドライブがそれぞれ異なる通信速度で前記ディスク制御部とデータ入出力を行う。

[0006]

ここでストレージ装置は、少なくとも一つ以上の前記ディスクドライブをファイバチャネル規格のFC-ALによって定められるループを構成するように接続するための複数の通信路を有し、前記通信速度は、前記通信路毎に異なるようにすることもできる。

[0007]

なお、ストレージ装置はディスクドライブを備えた記憶装置である。またディスクドライブは、データを記録するための記録媒体を備えた装置であり、例えばハードディスク装置や半導体記憶装置である。

[0008]

ファイバチャネル規格はANSI (American National Standards Institute) オープンスタンダードとして標準化されている規格である。FC-AL (Fibr

e Channel Arbitrated Loop) は、ファイバチャネル規格により定められる通信路をループ状に構成する場合の規格を規定している。

[0009]

その他、本願が開示する課題、及びその解決方法は、発明の実施の形態の欄、 及び図面により明らかにされる。

[0010]

【発明の実施の形態】

以下、本発明の実施の形態について図面を用いて詳細に説明する。

===外観構成===

まず、本実施の形態に係るストレージ装置1000の全体構成を示す外観図を 図1に示す。

図1に示すストレージ装置1000はディスク制御装置1100とディスク駆動装置1200とを備え、ディスク制御装置1100が中央に配置され、その左右にディスク駆動装置1200が配置されている。ディスク制御装置1100はストレージ装置1000全体の制御を司る。ディスク駆動装置1200はディスクドライブ1210としては、例えばハードディスク装置や半導体記憶装置等様々なものを採用することができる。

$[0\ 0\ 1\ 1]$

ディスク制御装置1100は管理端末1110や、制御回路部1120、冷却用ファン1130、電源部1140等を備えている。管理端末1110はディスク制御装置1100の前面中央に配置されている。図1において管理端末1110はノート型コンピュータの形態をしており、折りたたみ可能に構成されたディスプレイ装置とキーボード装置とを備えている。この管理端末1110を用いることにより、オペレータはストレージ装置1000の保守、管理を行うことができる。制御回路部1120はストレージ装置1000全体の制御を司るための各種装置が装着される部分である。装着される装置としては、例えば後述するチャネルアダプタ(チャネル制御部)1121、ディスクアダプタ(ディスク制御部)1124、キャッシュメモリ1122、共有メモリ1123等がある。冷却用ファン1130はディスク制御装置1100を冷却するために用いられる。電源

部1140はストレージ装置1000を稼働させるために必要な電力を供給する。

$[0\ 0\ 1\ 2]$

ディスク駆動装置1200には多数のディスクドライブ1210が配置されている。その様子を図2に示す。ディスクドライブ(図2においてはHDDと記載されている)1210は、ディスク駆動装置1200の筐体1220に着脱可能なように格納されている。ディスクドライブ1210はストレージ装置1000の前面側すなわち上記管理端末1110と同じ側に格納されるのみならず、後面側にも格納されている。またLED(light,-emitting diode)表示部1240が設けられており、各ディスクドライブ1210の動作状態をLEDの点灯や点滅等により表示することができる。

[0013]

なおストレージ装置1000の構成や配置は上記の内容に限られるものではない。例えば管理端末1110はストレージ装置1000に組み込まれている必要は無く、通信ネットワークで結ばれた遠隔地のコンピュータとすることもできる。またノート型コンピュータの形態に限られず、例えばデスクトップ型の形態とすることもできる。またディスク制御装置1100とディスク駆動装置1200とが一体的に構成されるようにすることもできる。

$[0\ 0\ 1\ 4]$

またディスクドライブ1210はSES(SCSI Enclosure Services)ドライブとすることもできる。SESドライブとは、ディスクアダプタ1124と、ディスクドライブ1210の電源供給を制御する電源コントローラとを通信可能に接続するように動作させる機能を有するディスクドライブ1210をいう。SESドライブは、SCSI3(Small Computer System Interface 3)規格に規定されるSES(SCSI Enclosure Services)やESI(Enclosure Service I/F)の機能を備えており、SESドライブが備えるインターフェースコネクタの所定の信号ピンを結線することで、SESやESIとして機能させることができる。

[0015]

===全体構成===

次に、本実施の形態に係るストレージ装置1000の全体構成を示すブロック 図を図3に示す。

ディスク制御装置 1 1 0 0 は情報処理装置 1 0 0 からデータ入出力要求を受信し、ディスク駆動装置 1 2 0 0 が備えるディスクドライブ 1 2 1 0 に記憶されているデータに対するデータ入出力を行う。

[0016]

ここで情報処理装置100はCPU(Central Processing Unit)やメモリを備えたコンピュータである。情報処理装置100が備えるCPUにより各種プログラムが実行されることにより、様々な機能が実現される。情報処理装置100は例えば銀行の自動預金預け払いシステムや航空機の座席予約システム等における中枢コンピュータとして利用されるようにすることもできる。

[0017]

ディスク制御装置 1 1 0 0 は、チャネルアダプタ(チャネル制御部) 1 1 2 1 、キャッシュメモリ 1 1 2 2 、共有メモリ 1 1 2 3 、ディスクアダプタ(ディスク制御部) 1 1 2 4 、管理端末(図 3 においては S V P と記載されている) 1 1 1 0 を備える。

[0018]

チャネルアダプタ1121は情報処理装置100との通信インタフェースを備え、情報処理装置100との間でデータ入出力要求等を授受する。なおチャネルアダプタ1121は、複数の情報処理装置100との間でデータ入出力要求を授受するようにすることもできる。この場合、ディスク制御装置1100は複数のチャネルアダプタ1121を設けるようにすることもできる。また、チャネルアダプタ1121と情報処理装置100との間は、ネットワークにより接続されるようにすることもできる。

[0019]

キャッシュメモリ1122及び共有メモリ1123は、チャネルアダプタ11 21とディスクアダプタ1124との間で授受されるデータやコマンドを記憶す るメモリである。例えばチャネルアダプタ1121が情報処理装置100から受 信したデータ入出力要求が書き込み要求であった場合には、チャネルアダプタ1 121は当該書き込み要求を共有メモリ1123に書き込むと共に、情報処理装置100から受信した書き込みデータをキャッシュメモリ1122に書き込む。そうすると、ディスクアダプタ1124は共有メモリ1123に書き込まれた当該書き込み要求に従って、キャッシュメモリ1122から書き込みデータを読み出して、そのデータをディスクドライブ1210に書き込む。

[0020]

ディスクアダプタ1124は、ディスクドライブ1210と通信を行うことによりディスクドライブ1210に対するデータの入出力を行う。データの入出力は、図3に示すようにファイバチャネル規格のFC-ALによって定められるループ(以下、FC-ALループとも記す)を構成する通信路1211を介して行われる。通信速度は例えばファイバチャネル規格により定められる1Gbps、又は2Gbpsである。その他の通信速度とするようにすることもできる。

[0021]

なお、チャネルアダプタ1121、ディスクアダプタ1124、キャッシュメモリ1122、共有メモリ1123は、本実施の形態のようにそれぞれ別個として設けられる必要はなく、例えば一体的に構成されるようにすることもできる。また、これらのうちの少なくともいずれかの組み合わせが一体的に構成されるようにすることもできる。

[0022]

また、チャネルアダプタ1121、ディスクアダプタ1124、キャッシュメモリ1122、共有メモリ1123は、図3に示すようにバスで接続されるようにすることもできるし、スイッチで接続されるようにすることもできる。さらにネットワークで接続されるようにすることもできる。この場合、ネットワークとしてLAN(Local Area network)を構成するようにすることもできる。

[0023]

次にディスクアダプタ1124がFC-ALループを構成する通信路1211 によりディスクドライブ1210と接続される様子を示す図を図4に示す。

図4に示すようにFC-ALループは、PBC (Port Bypass Circuit) 回路

1230が備えるマルチプレクサ1231にディスクアダプタ1124やディスクドライブ1210、CDR (Clock Data Recovery) 回路1250を接続することにより構成することができる。CDR回路1250は、通信路1211を介して授受されるデータの乱れ、例えばジッタを抑制するための回路である。

[0024]

図4に示す例では2つのPBC回路1230を跨って一つのFC-ALループが構成される様子が示される。

[0025]

各マルチプレクサ1231のセレクト信号は、各マルチプレクサ1231の" 1"で示される側の入力と、"0"で示される側の入力とのいずれかを選択するための信号である。マルチプレクサ1231に、ディスクアダプタ1124やディスクドライブ1210、CDR回路1250等が接続された場合に、マルチプレクサ1231の"1"で示される側の入力が選択されるようにセレクト信号が入力される。マルチプレクサ1231に何も接続されない場合には、マルチプレクサ1231の"0"で示される側の入力が選択されるようにセレクト信号が入力される。また、例えばあるディスクドライブ1210に障害が発生したことが検出された場合には、当該ディスクドライブ1210が接続されているマルチプレクサ1231の"0"で示される側の入力が選択されるようにセレクト信号が入力される。各マルチプレクサ1231のセレクト信号の入力は、それぞれに接続されるディスクアダプタ1124やディスクドライブ1210、CDR回路1250により行われる様にすることもできる。

[0026]

なおPBC回路1230が備えるマルチプレクサ1231の数は、図4に示した例に限られない。例えば図2に示すディスク駆動装置1200の例において、横1列に配列された16台のディスクドライブ1210毎に1つのPBC回路1230を設ける様にする場合には、一つのPBC回路1230が備えるマルチプレクサ1231の数は、1台のディスクアダプタ1124と最大16台のディスクドライブ1210とを接続してFC-ALループを構成可能とするために、少

なくとも17台は必要である。その他に、他のPBC回路1230に跨ってFC - ALループを構成するためのマルチプレクサ1231や、CDR回路1250 を装着するためのマルチプレクサ1231を備えるようにすることができる。

[0027]

なおCDR回路1250はPBC回路1230と一体的に構成されるようにすることもできる。例えば図4に示すPBC回路1230において、左右両端のマルチプレクサ1231にはCDR回路1250がPBC回路1230を構成する基板上に構成されるようにすることもできる。

[0028]

===CDR回路===

CDR回路1250は、FC-ALループを構成する通信路1211を介して送受信されるパルス信号を整形するための回路である。CDR回路1250を示すブロック図を図5に示す。

CDR回路1250は、FC ENV-P有効検出回路1278、マルチプレクサ1251、位相周波数比較回路1252、チャージポンプ回路1253、電圧制御発振回路1254、フリップフロップ1255、フィルタ回路1256を備える。なお、図5において「Fiber信号」と記された信号が、上述したFC-ALループを構成する通信路1211を介して授受されるパルス信号に相当する。以下同様である。また、位相周波数比較回路1252、チャージポンプ回路1253、電圧制御発振回路1254、フィルタ回路1256により構成される回路は、通信のために授受されるパルス信号を用いてクロック信号を生成する生成部に相当する。

[0029]

FC ENV-P有効検出回路1278は、Fiber信号の電圧(信号レベル)とFC信号振幅検出スレッショルド(threshold)電圧とを比較しており、Fiber信号がFC信号振幅検出スレッショルド電圧以上になった場合に、マルチプレクサ1251に対して、"1"側の入力信号が選択されるような信号を出力する。FC信号振幅検出スレッショルド電圧は、Fiber信号がCDR回路1250に入力されたことを検出するための閾値として設定される電圧である。これにより、CDR

回路1250にFiber信号が入力されたことを検出することができる。

[0030]

助走CLKは、例えば水晶発振回路等の発振回路により生成されるクロック信号である。Fiber信号がCDR回路 1250に入力されない間は、マルチプレクサ 1251の"0"側の入力信号が選択され、助走CLKがCDR回路 1250に入力される。

[0031]

位相周波数比較回路1252は、IN1及びIN2から入力される2つのパルス信号の立ち上がりエッジ又は立ち下がりエッジを検出することによりこれらのパルス信号の位相差を比較し、位相差に応じてUP又はDNから信号を出力する

[0032]

チャージポンプ回路1253は、UP又はDNから入力される信号に応じて、OUTから出力される信号を制御する。例えば、位相周波数比較回路のIN2から入力されるパルス信号の位相が、IN1から入力されるパルス信号の位相よりも進んでいる場合には、チャージポンプ回路1253のOUTから出力される信号の電圧が下げられる。逆に、例えば位相周波数比較回路のIN2から入力されるパルス信号の位相が、IN1から入力されるパルス信号の位相よりも遅れている場合には、チャージポンプ回路1253のOUTから出力される信号の電圧が上げられる。

[0033]

フィルタ回路1256は、チャージポンプ回路1253の〇UTから出力される信号に対してローパスフィルタとして機能する。

[0034]

電圧制御発振回路1254は、REFから入力されるレファレンス電圧とCONTから入力される信号の電圧に応じた周波数のクロック信号をOUTから出力する。レファレンス電圧に応じた周波数でOUTから出力されるクロック信号に対して、CONTから入力される信号の電圧が上昇した場合には、クロック信号の周波数を上昇させる。また、レファレンス電圧に応じた周波数でOUTから出

力されるクロック信号に対して、CONTから入力される信号の電圧が低下した 場合には、クロック信号の周波数を下げる。

[0035]

このようにして生成されたクロック信号は、位相周波数比較回路1252のIN2に入力される。これにより、電圧制御発振回路1254から出力されるクロック信号の立ち上がりエッジ又は立ち下がりエッジと、位相周波数比較回路1252のIN1に入力されるパルス信号の立ち上がりエッジ又は立ち下がりエッジとの位相を合わせることができる。

[0036]

フリップフロップ回路 1 2 5 5 は、位相周波数比較回路 1 2 5 2 の I N 1 に入力されるパルス信号を、電圧制御発振回路 1 2 5 4 から出力されるクロック信号に同期させて出力するための回路である。

[0037]

以上のように、FC-ALループを構成する通信路1211にCDR回路12 50を装着することにより、送受信時のパルス信号の乱れ、例えばジッタを抑制 することができる。

[0038]

しかしながら上記CDR回路1250においては、パルス信号の周波数値とクロック信号の周波数値とが整数倍の関係になった場合には、位相周波数比較回路1252において位相差が検出されない。これを防止するために、パルス信号の周波数に近い周波数のクロック信号が電圧制御発振回路1254から出力されるように、レファレンス電圧の値を設定する必要がある。この設定作業はストレージ装置1000を管理するオペレータ等により行われていた。

[0039]

次に本実施の形態に係るCDR回路1250の第1の実施例を示すブロック図を図6に示す。

図6に示すように本実施の形態に係るCDR回路1250は、FC ENV-P有効検出回路1278、マルチプレクサ1251、位相周波数比較回路125 2、チャージポンプ回路1253、電圧制御発振回路1254、フリップフロッ プ(分周されたクロック信号にパルス信号を同期させる同期部) 1255、フィルタ回路1256に加え、信号周期監視回路(パルス信号の周波数を識別する識別部) 1257、CDR転送設定回路(パルス信号の周波数を識別する識別部) 1258、分周回路(パルス信号の周波数に応じた分周比でクロック信号を分周する分周部) 1259、マルチプレクサ1277を備える。

[0040]

FC ENV-P有効検出回路1278、マルチプレクサ1251、位相周波数比較回路1252、チャージポンプ回路1253、電圧制御発振回路1254、フリップフロップ1255、フィルタ回路1256については、図5により説明したのと同様である。

[0041]

信号周期監視回路1257及びCDR転送設定回路1258は、パルス信号の周波数に応じて、クロック信号を分周するための信号を出力する。信号周期監視回路1257を示すブロック図を図7に示す。CDR転送設定回路1258を示すブロック図を図8に示す。また、パルス信号の周波数に応じて、クロック信号を分周するための信号が出力される様子を示すためのタイムチャートを図9及び図10に示す。図9はFiber信号の通信速度が1Gbpsの場合の例を示し、図10はFiber信号の通信速度が2Gbpsの場合の例を示す。また図7及び図8に示すブロック図中に示される括弧付きの数字は、図9乃至図10に示すタイムチャートにおける各信号に示される括弧付きの数字とそれぞれ対応する。

[0042]

信号周期監視回路1257は、ENV回路1260、コンパレータ1261、AND回路1262、遅延回路1263、EOR (Exclusive OR) 回路1264、電流源1265、1266、コンデンサ1279、チャージポンプ電圧発生回路1267、コンパレータ1268を備える。

[0043]

なお、このうちコンデンサ1279は蓄える電荷の量に応じた電圧を出力する 蓄電部に相当する。電流源1265及びチャージポンプ電圧発生回路1267は 、蓄電部に蓄えられる電荷の量をある変化率で変化させる電荷変化部に相当する 。遅延回路1263、EOR回路1264、電流源1266は、パルス信号の信号レベルが切り替わる毎にある時間だけ変化を妨げる電荷変化抑制部に相当する。このうち遅延回路1263は、パルス信号に対してある時間だけ位相をずらしたパルス偏差信号を生成するパルス偏差信号生成部にも相当する。またEOR回路1264、電流源1266は、パルス信号と前記パルス偏差信号との間に電位差が生じる間だけ前記蓄電部から放電する放電部にも相当する。コンパレータ1268は、蓄電部から出力される電圧が判定条件を満たしたか否かに応じた信号を出力する信号出力部に相当する。

[0044]

ENV回路 $1\ 2\ 6\ 0$ は、Fiber信号(1)が入力されたことを検知するための回路である。例えばFiber信号(1)がFc信号振幅検出スレッショルド電圧(図 9、図 $1\ 0$ 参照)以上の電圧になったことを検知し、ENV回路 $1\ 2\ 6\ 0$ の出力信号であるFc信号 ENV(3)の出力電圧を上昇させる。

コンパレータ 1 2 6 1 は、Fc信号 E N V (3) の電圧が F C 振幅基準電圧 (2) 以上になった場合に F C E N V - P 検出信号 (4) を出力する。

これによりFiber信号(1)の入力を検知することができる。またFCENV-P検出信号(4)が出力されることにより電流源1265に定電流が流れる。電流源1265に定電流を流すための電力は、チャージポンプ電圧発生回路1267により供給される。電流源1265に定電流が流れることにより、コンデンサ1279に蓄積される電荷の量が増加する。またこれによりCharge Pomp出力(9)の電圧が上昇する。

[0045]

AND回路1262はFc信号A(5)を出力する。Fc信号A(5)は、FCENV-P検出信号(4)が出力されている間のみAND回路1262から出力されるFiber信号(1)である。

AND回路1262からの出力信号であるFc信号A(5)は、遅延回路1263によりある時間だけ位相をずらして生成されるDLFc信号A(6)と共にEOR回路1264に入力される。これによりEOR回路1264からは、Fc信号A(5)の立ち上がり又は立ち下がり毎に(パルス信号の信号レベルが切り替わる毎

に)一定時間幅のパルス信号(EOR出力信号(7))が出力される。

[0046]

EOR回路1264から出力されるEOR出力信号(7)により、電流源1266に定電流が流れる。電流源1266に定電流が流れる間、コンデンサ1279に蓄えられた電荷が放電される。すなわちコンデンサ1279に蓄積される電荷の増加を妨げる。これによりCharge Pomp出力(9)の電圧が低下する。

[0047]

コンパレータ1268は、Charge Pomp出力(9)の電圧がスレッシュ電圧以上か否かに応じて、ENVETCT-P信号(10)を出力する。Charge Pomp出力(9)の電圧がスレッシュ電圧以上である場合、すなわち判定条件を満たした場合には、ENVETCT-P信号(10)を出力する。

[0048]

以上の信号周期監視回路1257によれば、コンデンサ1279への充電は定電流源1265により一定の速度で行われ、コンデンサ1279からの放電はFiber信号(1)の信号レベルが切り替わる毎に行われる。これにより例えばFiber信号(1)の周波数が上がると、単位時間あたりに放電される電荷の量が増える。そのためコンデンサ1279に充電を開始してから、Charge Pomp出力(9)の電圧がスレッシュ電圧以上になるまでの時間がより長くなる。反対に、例えばFiber信号(1)の周波数が下がると、単位時間あたりに放電される電荷の量が減少する。そのためコンデンサ1279に充電を開始してから、Charge Pomp出力(9)の電圧がスレッシュ電圧以上になるまでの時間がより短くなる。

これにより、コンデンサ1279に充電を開始してから、Charge Pomp出力(9)の電圧がスレッシュ電圧以上になるまでの時間に応じて、Fiber信号(1)の周波数を識別することができる。このための回路が図8に示すCDR転送設定回路1258である。

[0049]

CDR転送設定回路1258は、AND回路1270、カウンタ回路1271 、EOR回路1272、フリップフロップ1273を備える。

なお、このうちAND回路1270及びカウンタ回路1271は、蓄電部に蓄

えられる電荷の量を変化させ始めてからの経過時間を計測する時間計測部に相当する。またEOR回路1272、フリップフロップ1273は電荷の量を変化させ始めてから、蓄電部の電圧が判定条件を満たしたことを示す信号が出力されるまでの経過時間により、周波数を識別する周波数識別部に相当する。

[0050]

AND回路1270は、FCENV-P検出信号(4)が出力されている間の みGET Clock-N信号(11)を出力する。FCENV-P検出信号(4)は、図 7に示したコンパレータ1261により出力される信号である。GET Clock-N信 号(11)は例えば水晶発振回路等により生成されるクロック信号である。

[0051]

カウンタ回路 $1\ 2\ 7\ 1$ は、 $A\ N\ D\ D\ B$ $1\ 2\ 7\ 0$ から出力される $GET\ Clock-N信$ 号 $(1\ 1)$ のパルス数を計数する。そして $GET\ Clock-N信号\ (1\ 1)$ のパルス数が 4 パルス以上になったら、" 4 " と示される出力端子から信号を出力する。同様に、 $GET\ Clock-N信号\ (1\ 1)$ のパルス数が 8 パルス以上、 $1\ 0$ パルス以上、 $1\ 4$ パルス以上になったら、それぞれ" 8 "と示される出力端子、" A "と示される出力端子、" A "と示される出力端子、" A "と示される出力端子、。

[0052]

EOR回路1272は、カウンタ回路1271から出力される信号の排他的論理和を演算し、演算結果を出力する。本実施の形態においては、2つのEOR回路1272を用いることにより、GET Clock-N信号(11)のパルス数が4以上8以下の場合、及び10(A)以上14(E)以下の場合にそれぞれのEOR回路1272から信号が出力されるようになっている。ここで4以上8以下の場合に出力される信号は、Fiber信号の周波数が1Gbpsであるかどうかを識別するために用いられる。また10(A)以上14(E)以下の場合に出力される信号は、Fiber信号の周波数が2Gbpsであるかどうかを識別するために用いられる。

2つのEOR回路1272からの出力信号はそれぞれフリップフロップ1273に入力される。まずGET Clock-N信号(11)により同期され、続いてENVETCT-P信号(10)に同期される。ENVETCT-P信号(10)は、図7において説明したコンパレータ1268の出力信号である。

[0053]

以上のCDR転送設定回路1258によれば、例えばGET Clock-N信号(11)のパルス数が4以上8以下の場合に、コンパレータ1268からENVETCTーP信号(10)が出力された場合には、1Gb/sDET信号(15-A)が出力される。またGET Clock-N信号(11)のパルス数が10(A)以上14(E)以下の場合に、コンパレータ1268からENVETCTーP信号(10)が出力された場合には、2Gb/sDET信号(15-B)が出力される。つまり、1Gb/sDET信号(15-A)が出力された場合にはFiber信号(1)の周波数は1Gbpsであり、2Gb/sDET信号(15-B)が出力された場合にはFiber信号(1)の周波数は1Gbpsであり、2Gb/sDET信号(15-B)が出力された場合にはFiber信号(1)の周波数は2Gbpsであることが識別できる。もちろんその他の周波数を識別可能とするようにCDR転送設定回路1258を構成するようにすることもできる。

[0054]

そして例えば、電圧制御発振回路1254に入力されるレファレンス電圧の設定が2Gbpsの周波数に合わせてある場合に、信号周期監視回路1257及びCDR転送設定回路1258によってFiber信号(1)の周波数が1Gbpsであると識別された場合には、1Gb/sDET信号(15-A)を分周回路1259に入力してクロック信号を2分周するようにする。これにより、Fiber信号(1)の周波数とクロック信号の周波数とを合わせることができる。もちろん図6に示すように、マルチプレクサ1277を用いてクロック信号を分周回路1259を通す場合と通さない場合とを選択することにより、Fiber信号(1)の周波数とクロック信号の周波数とを合わせるようにすることもできる。なお分周回路1259は2分周回路に限られず、3分周回路、4分周回路、あるいはその他の分周比の分周回路とすることができる。また複数の分周比を備えた分周回路とすることもできる。また通倍回路を備えるようにしてクロック信号を逓倍するようにすることもできる。

[0055]

なお、図7及び図8にそれぞれ示した、信号周期監視回路1257及びCDR 転送設定回路1258においては、電流源1265、1266を用いてコンデン サ1279に蓄積される電荷の量を増減させることにより、Fiber信号(1)の 周波数を識別する場合の例を示したが、他の方法によってもFiber信号(1)の 周波数を識別することは可能である。例えば、一般的なカウンタ回路を用いて、 Fiber信号(1)の入力開始と共に一定の時間毎にカウントアップを行う一方で 、Fiber信号(1)の立ち上がりエッジ、立ち下がりエッジを検出する毎にカウントダウンさせ、カウンタ回路の出力値がある一定の値になるまでの時間に応じて、Fiber信号(1)の周波数を識別するようにすることも可能である。あるいは、例えばFiber信号(1)のある立ち上がりエッジを検出してから次の立ち上がりエッジが検出されるまでの間の水晶発振器からのパルス数を計測することにより、Fiber信号(1)の周波数を識別するようにすることもできる。

[0056]

なお、図7及び図8にそれぞれ示した、信号周期監視回路1257及びCDR 転送設定回路1258においては、Fiber信号(1)の入力開始と共にコンデンサ1279に充電が開始される場合の例を示したが、Fiber信号(1)の入力開始と共にコンデンサ1279から放電が開始されるようにすることもできる。この場合は、Fiber信号(1)の立ち上がりエッジ、立ち下がりエッジが検出される毎に一定の時間だけコンデンサ1279への充電が行われることになる。そしてCharge Pomp出力(9)の電圧がスレッシュ電圧以下になるまでの時間に応じて、Fiber信号(1)の周波数が識別されることになる。

[0057]

以上のように本実施の形態に係るCDR回路1250によれば、通信路1211を介して授受されるパルス信号の周波数を識別し、パルス信号の周波数に合わせてクロック信号を分周することができるので、パルス信号の周波数に合わせて電圧制御発振回路1254に入力されるレファレンス電圧の設定を個別に行う必要をなくすことができる。これにより、ストレージ装置1000の保守、管理作業負担を軽減することができる。また、周波数の異なるディスクドライブ1210をストレージ装置1000に混在させて装着することが可能となる。これにより、例えば周波数の低いディスクドライブ1210と周波数の高いディスクドライブ1210の周

波数毎にストレージ装置1000を設ける必要をなくすことができる。

[0058]

また本実施の形態に係るCDR回路1250は、ストレージ装置1000に適用されるのみならず広くディジタル通信機器に適用することが可能である。例えば通信機器に用いられる通信信号の整形回路に適用することができる。また、複数の信号に対する自動同期機能が具備されたPBC(Port Bypass Curcuit)、SerDes(Serializer/Deserializer)、PLL(Phase Locked Loop)、CDR(Clock Data Recovery)、半導体等を備え、EYEパターンやジッタ、インタバルアナライザ計測等を行うためのディジタル信号測定機器等における信号入力用回路に適用することもできる。

[0059]

次に本実施の形態に係るCDR回路1250の第2の実施例を示すブロック図を図11に示す。

図11に示すように本実施の形態に係るCDR回路1250は、FC ENV-P有効検出回路1278、マルチプレクサ1251、位相周波数比較回路1252、チャージポンプ回路1253、電圧制御発振回路1254、フリップフロップ(分周されたクロック信号にパルス信号を同期させる同期部)1255、フィルタ回路1256に加え、Code Word Error検出回路(パルス信号をクロック信号の周期で読み取った場合に、パルス信号が通信の規格を満たすかどうかを判定する通信規格判定部)1274、CDR転送レート切り替え回路(パルス信号をクロック信号の周期で読み取った場合に、パルス信号が通信の規格を満たすかどうかを判定する通信規格判定部)1275、分周回路(パルス信号の周波数に応じた分周比でクロック信号を分周する分周部)1259、マルチプレクサ127を備える。

[0060]

FC ENV-P有効検出回路1278、マルチプレクサ1251、位相周波数比較回路1252、チャージポンプ回路1253、電圧制御発振回路1254、フリップフロップ1255、フィルタ回路1256、分周回路1259、マルチプレクサ1277については、第1の実施例において説明したのと同様である

0

$[0\ 0\ 6\ 1]$

Code Word Error検出回路 1 2 7 4 及び C D R 転送レート切り替え回路 1 2 7 5 は、パルス信号をクロック信号の周期で読み取った場合に、パルス信号にエラーが検出されるかどうかを判定するための回路である。

[0062]

Code Word Error検出回路 1 2 7 4 において検出されるパルス信号のエラーとしては、例えばファイバチャネル規格において規定されている、10B/8B変換エラー(Code Word Characterエラー)、Loss of Syncエラー、Run Length Violation Detectionエラーである。ファイバチャネル規格に対応したディスクドライブ 1 2 1 0 のデータ入出力回路において、10B/8B変換エラー、Run Length Violation Detectionエラー、Loss of Syncエラーが検出される様子を図 1 3 及び図 1 4 に示す。

[0063]

図14に示すように、受信データはSOF(Start Of Flame)、Header、Payload、CRC(Cyclic Redundancy Check)、EOF(End Of Flame)を備えて構成される。

[0064]

受信データが図13に示す受信回路に入力されると、10B/8B変換回路において Code Wordエラー及びRun Length Violation Detectionエラーのチェックが実施 される。エラーが検出されなければ受信データはFC受信FIFO(First In First Out)回路を経由して、ディスクドライブ1210の内部のバッファに転送される。

[0065]

一方10B/8B変換回路においてエラーが検出された場合には、Loss Sync回路にエラー報告が行われる。Loss Sync回路は、受信データのPayload受信中のエラー数が4以上になったことを検知した場合には、FC受信FIFO及びCFW (Current Fill Word) にLoss of Syncエラーが発生した旨の信号を送信する。CFWでは、Loss Sync回路からLoss of Syncエラーが発生した旨の信号を

受信している間、PayloadのデータをIDLEまたはARBx信号(ARBi trate信号。"x"はAL-PA(Arbitrated Loop Physical Address)を示す)に置き換え、送信MUX回路に送信する。そしてPayloadの一部がIDL EまたはARBxに置き換えられたデータが8B/10B変換回路を経由して送信回路 から送信される。そのデータがFC-ALループの次のディスクドライブ121 0に受信されると、LED表示部1240に備えられるLEDが点灯され、エラーの発生がオペレータ等に通知される。

[0066]

図11に戻って、Code Word Error検出回路1274においてはこのようにしてFiber信号のエラーを検出する。例えば電圧制御発振回路1254から4Gbpsの周波数のクロック信号が出力されるようにレファレンス電圧を設定しておき、その周波数でFiber信号を読み取った場合に10B/8B変換エラー(Code Word Characterエラー)、Loss of Syncエラー、Run Length Violation Detectionエラーが検出されるかどうかをCode Word Error検出回路1274で判定する。なお、エラーの検出は位相周波数比較回路1252からCDR LOCK信号を受信した際に行われる。CDR LOCK信号は、位相周波数比較回路1252において、IN1から入力されるパルス信号とIN2から入力されるクロック信号の立ち上がりエッジ又は立ち下がりエッジの位相が一致した場合に出力される。

[0067]

Code Word Error検出回路 1 2 7 4 において、10B/8B変換エラー(Code Word C haracterエラー)、Loss of Syncエラー、Run Length Violation Detectionエラーの少なくともいずれかが検出された場合には、それらのエラーを検出した旨の信号がCDR転送レート切り替え回路 1 2 7 5 に送信される。CDR転送レート切り替え回路 1 2 7 5 に送信される。CDR転送レート切り替え回路 1 2 7 4 から上記信号を受信すると、分周回路(判定の結果に応じて前記クロック信号を分周する分周部)1 2 5 9 の分周比を切り替えることによりクロック信号の分周を行う。例えばクロック信号を 2 分周する。この場合、元のクロック信号の周波数が 4 Gbpsであれば、2 分周されることにより 2 Gbpsの周波数となる。この分周比の切り替えは、図1 1 に示すように電圧制御発振回路 1 2 5 4 から出力されるクロック信号を分

周回路1259を通す場合と通さない場合とをマルチプレクサ1277により選択するようにして行うことができる。なお分周回路1259は2分周回路に限られず、3分周回路、4分周回路、あるいはその他の分周比の分周回路とすることができる。また複数の分周比を備えた分周回路とすることもできる。また逓倍回路を備えるようにしてクロック信号を逓倍するようにすることもできる。

[0068]

このようにして分周されたクロック信号が、再び位相周波数比較回路 1 2 5 2 及びCode Word Error検出回路 1 2 7 4 に入力される。そしてFiber信号をそのクロック信号の周期で読み取った場合に、通信の規格を満たすかどうかを判定する。再びエラーが検出された場合には、さらに分周比を切り替える。例えば 4 分周する。これによりクロック信号の周波数を 1 Gbpsにすることができる。

[0069]

本実施の形態に係るCDR回路1250の第2の実施例における処理の流れを 示すフローチャートを図12に示す。

まず、FC-ALループを構成する転送路1211に接続されるディスクドライブ1210に電力の供給が開始されると、FC-ALループ上のディスクドライブ1210はIDle信号(パルス信号)の送信を開始する(S1000)。IDle信号は、ファイバチャネル規格で定められた信号である。FC-ALループ上に複数のディスクドライブ1210が接続されている場合には、ファイバチャネル規格で定められる所定のディスクドライブ1210がIDle信号の送信を開始する。CDR回路1250は、IDle信号の入力を検知すると(S1001)、IDle信号とクロック信号との同期を行う(S1002)。位相が同期したら、10B/8B変換エラー(Code Word Characterエラー)、Loss of Syncエラー、Run Length Violation Detectionエラーをチェックする(S1003)。いずれかのエラーを検出した場合には"N"に進む。そして上述したように分周回路1259の分周比を切り替えてクロック信号を分周する(S1004)。S1003においてエラーが検出されない場合には、"Y"に進む。これによりIDle信号とクロック信号とのネゴシエーションが成功し、FC-ALループの通信が確立される(S1005)。そしてディスクアダプタ1124はディスクドライブ1210のFC-ALル

ープへの接続を認識し(S1006)、AL-PAを獲得するためにFC-ALの初期化処理等を行う(S1007)。

[0070]

以上により本実施の形態に係るCDR回路1250は、FC-ALループを介して行われる通信の速度を識別し、通信速度に合わせてクロック信号を分周することができる。これにより、通信速度に合わせて電圧制御発振回路1254に入力されるレファレンス電圧の設定を個別に行う必要をなくすことができる。これにより、ストレージ装置1000保守、管理作業負担を軽減することができる。また、周波数の異なるディスクドライブ1210をストレージ装置1000に混在させて装着することが可能となる。これにより、例えば周波数の低いディスクドライブ1210と周波数の高いディスクドライブ1210とを所有しているユーザにとって、ディスクドライブ1210の周波数毎にストレージ装置1000を設ける必要をなくすことができる。

[0071]

また本実施の形態に係るCDR回路1250は、ストレージ装置1000に適用されるのみならず広くディジタル通信機器に適用することが可能である。例えば通信機器に用いられる通信信号の整形回路に適用することができる。また、複数の信号に対する自動同期機能が具備されたPBC、SerDes、PLL、CDR、半導体等を備え、EYEパターンやジッタ、インタバルアナライザ計測等を行うためのディジタル信号測定機器等における信号入力用回路に適用することもできる。

[0072]

以上本実施の形態について説明したが、上記実施例は本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は その趣旨を逸脱することなく変更、改良され得ると共に、本発明にはその等価物 も含まれる。

[0073]

【発明の効果】

ストレージ装置、及び通信信号の整形回路を提供することができる。

【図面の簡単な説明】

- 【図1】 本実施の形態に係るストレージ装置の全体構成を示す外観図である。
 - 【図2】 本実施の形態に係るディスク駆動装置の構成を示す外観図である
- 【図3】 本実施の形態に係るストレージ装置の全体構成を示すブロック図である。
- 【図4】 本実施の形態に係るFC-ALループにおいてCDR回路が挿入されている様子を示す図である。
 - 【図5】 CDR回路を示すブロック図である。
 - 【図6】 本実施の形態に係るCDR回路を示すブロック図である。
 - 【図7】 本実施の形態に係る信号周期監視回路を示すブロック図である。
 - 【図8】 本実施の形態に係るCDR転送設定回路を示すブロック図である
- 【図9】 本実施の形態に係る信号周期監視回路により1Gbpsの通信速度の パルス信号の周波数を識別する様子を示すタイムチャートである。
- 【図10】 本実施の形態に係る信号周期監視回路により2Gbpsの通信速度のパルス信号の周波数を識別する様子を示すタイムチャートである。
- 【図11】 本実施の形態に係るCDR回路の第2の実施例を示すブロック 図である。
- 【図12】 本実施の形態に係るCDR回路の第2の実施例における処理の流れを示すフローチャートである。
 - 【図13】 本実施の形態に係るエラー検出の様子を示すための図である。
- 【図14】 本実施の形態に係るエラー検出の様子を示すためのフローチャートである。


【符号の説明】

1 0 0	情報処理装置	1 0 0 0	ストレージ装置
1 1 0 0	ディスク制御装置	1 1 2 4	ディスクアダプタ
1200	ディスク駆動装置	1210	ディスクドライブ


1 2 1 1	通信路	1 2 2 0	PBC回路
1 2 3 1	マルチプレクサ	1 2 5 0	CDR回路
1 2 5 2	位相周波数比較回路	1 2 5 3	チャージポンプ回路
1 2 5 4	電圧制御発振回路	1 2 5 5	フリップフロップ回路
1 2 5 6	フィルタ回路	1 2 5 7	信号周期監視回路
1 2 5 8	CDR転送設定回路	1 2 5 9	分周回路
1 2 6 3	遅延回路	1 2 6 4	EOR回路
1 2 6 5	電流源	1 2 6 6	電流源
1 2 6 7	チャージポンプ電圧発生回路		
1 2 6 8	コンパレータ	1 2 7 1	カウンタ回路
1 2 7 2	EOR回路	1 2 7 3	フリップフロップ
1 2 7 4	Code Wordエラ	ー検出回路	
1 2 7 5	CDR転送レート切り替	え回路	
1 2 7 7	マルチプレクサ	1 2 7 9	コンデンサ

【書類名】 図面


[図1]




【図2】




【図3】




[図4]




【図5】




【図6】




【図7】




【図8】




[図9]




[図10]




【図11】




【図12】



【図13】



【図14】



ページ: 1/E

【書類名】 要約書

【要約】

【解決手段】 データ入出力要求を受信するチャネル制御部と、データを記憶するためのキャッシュメモリと、前記データ入出力要求に応じて、データの入出力処理を行うディスク制御部と、データを記憶するための複数のディスクドライブとを備え、少なくとも2以上の前記ディスクドライブがそれぞれ異なる通信速度で前記ディスク制御部とデータ入出力を行うストレージ装置に関する。またストレージ装置は、少なくとも一つ以上の前記ディスクドライブをファイバチャネル規格のFC-ALによって定められるループを構成するように接続するための複数の通信路を有し、前記通信速度は、前記通信路毎に異なるようにすることもできる。

【選択図】 図6

「特願2003-14512¹

出願人履歴情報

識別番号

[000005108]

1. 変更年月日

1990年 8月31日

[変更理由]

新規登録

住 所

東京都千代田区神田駿河台4丁目6番地

氏 名

株式会社日立製作所